开云kaiyun.com 【科普】一文读懂以太网PHY芯片
物理层器件PHY(Physical Layer Interface Devices)是将各网元贯串到物理介质上的要道部件。认真完成互连参考模子(OSI)第1层中的功能，即为链路层实体之间进行bit传输提供物理贯串所需的机械、电气、光电编削和规程技能。其功能包括修复、护理和撤废物理电路，达成物理层比特bit流的透明传输等。常常物理层的功能均被集成在一个芯片之中开云kaiyun.com，本文主要先容了物理层的主邀功能和主要接口以及以太网PHY芯片是怎么达成这些功能的。
1、物理层(PHY)的结构
为了更好的叙述以太网物理层PHY芯片的主邀功能，咱们最初先容一下物理层的结构。物理层是OSI的第一层，它天然处于最底层，却是通盘绽开系统的基础。物理层为开辟之间的数据通讯提供传输媒体及互连开辟，为数据传输提供可靠的环境。其功能：透明的传送比特流；
如图1所示，物理层包括四个功能层和两个层接口，四个功能层为：物理编码子层、物理介质贯串子层、物理介质相干子层和自动协商子层；两个层接口为物理介质无关层接口（MII）和物理介质相干层接口（MDI），在MII的表层是逻辑数据链路层（DLL），而MDI的基层则平直与传输介质相接，以太网物理层PHY芯片达成的功能等于上头所提到的四层和两个接口的功能。
图片
图1 物理层结构
2、以太网PHY芯片主邀功能
以太网中PHY芯片的种类富贵，芯片复旧的物理层法式设施亦然多种千般，数据单板上使用PHY芯片是BROADCOM公司的BCM5248和MARVELL公司的88E1111，BCM5248复旧的10Base-T、100Base-TX和100Base-FX法式设施，88E1111复旧10Base-T、100Base-TX和1000Base-T法式设施。
图片
这里主要先容了常用的10Base-T、100Base-TX和100Base-FX设施下PHY芯片主要完成的功能，如图2所示。在10Base-T的设施下，发送数据的经过为由MAC层的数据最初经过Manchester编码，然后经过串并编削，编削后的串行码流经过NRZ编码，临了经过DAC编削后送到5类双绞线上去进行传输，接纳数据经过相背。
（1）在100Base-TX的设施下，发送数据的经过为由MAC层的数据最初经过4B/5B编码，然后经过串并编削，编削后的串行码流经过NRZI编码，NRZI编码后的数据还需要经过扰码和MLT-3编码，临了经过DAC编削后送到5类双绞线能够更高的电缆上去进行传输，接纳数据经过相背。
（2）在10Base-T的设施，发送数据的经过为由MAC层的数据最初经过串并编削，编削后的串行码流经过NRZ编码，再经过Manchester编码，临了经过DAC编削后送到5类双绞线上去进行传输，接纳数据经过相背。
（3）在100Base-FX的设施下，发送数据的经过为由MAC层的数据最初经过4B/5B编码，然后经过串并编削，编削后的串行码流经过NRZI编码，平直送到光纤上进行传输，接纳数据经过相背。底下将能干呈报各个子层和接口的功能。
图片
图2 在10Base-T/100Base-TX/100Base-FX设施下PHY芯片主要完成的功能
3、物理介质无关层接口(MII)
MII赋闲ISO/IEC8802-3和IEEE802.3设施的条目，复旧以太网数据传输速度为10Mbit/s、100Mbit/s、1000Mbit/s或10Gbit/s。MII接口主要由与链路层之间的端口（MAC-PHY）和与站握住实体（STA: Station Management Entity）之间的端口（STA-PHY）两部分构成。
3.1 MAC-PHY端口
这是MAC与PHY器件之间的接口，包括同步收发接口和介质景色截止接口。在介质景色截止接口中有载波读出信号（CRS: Carrier Sense Signal）和碰撞检测信号（COL: Collision Detection Signal）等。
3.2 STA-PHY端口
STA-PHY算作MII接口的一部分，用于在STA和PHY器件之间交换筹划截止、景色和竖立方面的信息。为此，ISO/IEC、IEEE法式了这个双线串行握住接口的相干合同及握住信息帧的结构和握住寄存器的设施。
(1) 握住寄存器
按设施，握住寄存器集（Management Register set）包括强制性“基本截止”寄存器（Mandatory “Basic Control” Registers）、景色寄存器（Status Registers）和专用膨大寄存器ICS（Specific Extended Registers）几部分。
(2) 握住信号帧结构
握住接口是一个双向串行接口，用于交换PHY与STA之间的竖立、截止和景色数据，欺骗界说的寄存器集来达成PHY和STA的数据交换。STA不错启动统统的处理功能。ISO/IEC、IEEE对串行握住数据流界说了相干握住帧结构和合同。
3.3 常用PHY芯片的MII接口
常用PHY芯片的物理介质无关层接口包括：
（1）媒质无关接口(MII: Medium Independent Interface)
（2）简化媒质无关接口(RMII: Reduced Media Independent Interface)
（3）串行媒质无关接口(SMII: Serial Media Independent Interface)
（4）源同步串行媒质无关接口(SS-SMII: Source Synchronous-Serial Media Independent Interface)
（5）千兆媒质无关接口(GMII: Gigabit Media Independent Interface)
（6）简化千兆媒质无关接口(RGMII: Reduced Gigabit Media Independent Interface)
（7）串行千兆媒质无关接口(SGMII: Serial Gigabit Media Independent Interface)。
具体每种接口的信号界说和数据发送时序在此就未几讲，实质职责经过中遭受某种接口查阅相干文档即可。接口能干府上可参见本公众号上一篇著述《以太网接口硬件学问》。
4、物理编码子层(PCS)
物理编码子层PCS有两个对外接口，一是与MII的接口，二是与物理介质贯串子层(PMA: Physical Medium Attachment Sublayer)的接口。PCS子层服从ISO/IEC8802.3和IEEE802.3设施，物理编码子层的主邀功能包括对信号的编码译码、收发处理、握住和截止等。这里可用100Base-TX速度来守护PCS子层要完成的功能。
图片
4.1 PCS在100Mbit/s与10Mbit/s 下的职责花样
一般称10Base-T为以太网，100Base-TX为快速以太网，两者信号的速度，实施的合同以及选拔的传输介质均有所不同。PCS子层关于100Base-TX信号进行4B/5B编译码、扰码（Scrambled）和MLT-3编码，将信号交换为62.5MHz的三元数据，然后通过防止变压器送入5类双绞线电缆能够比5类双绞线电缆更好地电缆知道中传输。关于10Base-T信号则需进行曼切斯特（Manchester）编译码和相干的处理。对100Base-TX信号和10Base-T信号处理的功能比拟如表1所示。
表1 100Base-TX和10Base-T信号处理功能的比拟
信号
称号
速度
合同
传输介质
信号主要处理经过
10Base-T
以太网信号
10
IEEE 802.3
3类UTP、STP
Manchester编码
100Base-TX
快速以太网信号
62.5
IEEE 802.3u
5类UTP、STP
4B/5B->扰码->MLT-3
4.2 PCS发送子层
这里守护10Mbit/s和100Mbit/s两种情况。PCS发送子层的功能是编码、碰撞检测与并/串变换等。
4.2.1 100Mbit/s PCS发送子层
PCS发送10Base-TX的数据需要进行4B/5B编码，即是将4bit数据构成的奈培（nib）变换成由5bit数据构成的码字。4B/5B编码的贪图等于将数据包的肇端符、帧收尾、空载与截止功能等瑰丽齐编成码组进行传输。将4B码的nib映射入5B码字的经过是按IEEE 802.3设施法式进行的。
每个MAC/Repeater帧的前16nib(16×4=64bit)暗示帧前序（Frame Preamble）。PCS将前二个奈培用数据流肇端标帜符/J/K/代替，并在帧收尾时加入数据流收尾标帜符/T/R/，用于暗示包的收尾(ESD: End-of-Stream Delimiter)。4B/5B编码器相似在包之间填充拆开空信号（Idle Period）。用拆开空（Idle）瑰丽达成数据流的连气儿性。表2即是4B/5B编码表，编码后的瑰丽送入背面的扰码器。
表2 4B/5B编码表
图片
PCS发送的子层4B/5B编码，有32种5bit的编码组合，其中16种5bit组合用于暗示原16捉nib(4bit)的组合；另16种5bit组合，IEEE设施界说了6种用于截止使用的组合，还有10种以为作歹的组合。IEEE界说的6种截止码组是：
（1）/H/暗示一个发送误差；
（2）/I/暗示一个IDLE空载；
（3）两个码组暗示数据流肇端瑰丽符（SSD）；
（4）/J/和/K/；
（5）两个码组暗示数据流收尾标帜符（ESD）；
（6） /T/和/R/；
4.2.2 10Mbit/s的PCS发送子层
按ISO/IEC、IEEE设施的条目，10Mbit/s的PCS发送子层选拔Manchester编码，即欺骗数据与时钟相“异或”，使数据每bit的前一半CLK取数据的补码，后一半CLK取数据的原码，从而保证跃变沿老是发生在每bit的中央处。Manchester编码器在数据包收尾后加入一个肇端空脉冲（SOI: Start of Idle Pulse）。在编码经过中包与包之间的拆开则不进行编码，由链路脉冲填充。Manchester编码经过的时辰关系如图3所示。
图片
图3 Manchester编码经过的时辰关系图
从MAC/Repeater接口来的4bit的nib流或串行bit流，欺骗Manchester编码进行编码。编码的逻辑是：
（1）二进制NRZ数据“1”
当码元（bit）周期前半周期时取负值；
当码元（bit）周期后半周期时取刚巧。
（2）二进制NRZ数据“0”
当码元（bit）周期前半周期时取刚巧；
当码元（bit）周期后半周期时取负值。
使用Manchester编码的优点，一是每个bit周期可有一编码时钟；二是不必推敲数据自己是“0”如故“1”，增多了数据的跃变沿。但它的时弊是编码后的数据率增多了一倍。
PCS子层还可完成碰撞检测，即在数据传输和接纳同期发生时，需按设施法式和阐明职责花样进行处理。在半双工职责花样下，发生碰撞时产生检测信号（COL: Collision Detection Signal），而在全双工职责花样下，不产生COL。
图片
4.3 PCS接纳子层
4.3.1 PCS接纳子层的功能
PCS接纳子层主要完成以下功能：
（1）串/并变换；
（2）载波检测；
（3）4B/5B或Manchester译码；
（4）码构成帧。
即PCS接纳子层景色机连气儿接纳从PMA来的数据，将其由串行变换为并行，以及成帧和译码，之后送到MAC/Repeater接口。接纳景色机则在接纳和数据景色判断之间进行编削并连气儿这个经过，直到发生下述情况之一时为止：
（1）数据流收尾标帜符（ESD，即/T/R/瑰丽）；
（2）有误差发生；
（3）过早收尾（空号）。
依据ESD，接纳景色机复返到Idle景色时，ESD并莫得被送入MAC/Repeater接口，因此检测出的误差将迫使接纳景色机宣告接纳错，并恭候背面瑰丽。若接纳景色机检出“过早收尾信号(Premature end)”，相似也要宣告接纳错，而复返Idle景色。
4.3.2 100Mbit/s的PCS接纳子层4B/5B译码
由于从双绞线对输入的数据在发端进行了4B/5B编码，因此在接纳端必须欺骗4B/5B译码器进行译码，行将5B码组映射成4B码。4B/5B译码器的输入来自解扰器(Descrambler)。按表3所示，将5bit码组变换为4bit的nib。4B/5B译码器应最初将SSD帧符（/J/K/瑰丽）撤废并用两个4B数据“5”nb(/5/瑰丽)来代替，对ESD帧符（/T/R/瑰丽）也需要被撤废并用两个4B数据“0”nib（/I/瑰丽）代替。
表3 4B/5B瑰丽译码表
图片
4.3.3 10Mbit/s PCS接纳子层Manchester译码
Manchester译码器将从双绞线对接纳到的Manchester编码信号变换为原NRZ信号，并将空载运行脉冲(SOI: Start of Idle)撤废。在发送端，NRZ数据被Manchester编码，即数据和时钟相异或。在接纳端，数据再次和时钟相异或，就不错回话出原始数据。图4、图5即为ML2653型10Base-T物理接口芯片发收Manchester信号编译码的定时图。
图片
图4 发送系统定时图
图片
图5 接纳系统定时图
PCS子层提供CRS载波检测信号（Carrier Sense Signal）和碰撞检出信号（Collision Detection Signal），用这两个截止信号达成对MII接口的截止与握住。
5、物理介质贯串子层(PMA)
PMA与PCS及PMD子层相接，因此必须有两个接口：一个是到上边PCS子层的接口，另一个是到下边PMD子层的接口。PMA子层主邀功能是：
(1) 链路监测(Link Monitoring)；
(2) 载波检测(Carrier Detecting)；
(3) NRZI编/译码(NRZI En-coding/Decoding)；
(4) 发送时钟合成(Transmit Clock Synthesis)；
(5) 接纳时钟回话(Receive Clock Recovery)；
5.1 PMA发送子层
PMA发送子层(PMA Transmit Sublayer)从PCS子层接纳串行比特流何况将其变换为NRZI体式(10Mbit/s无用)，然后将其送入物理介质相干子层(PMD)。
PMA使用数字锁相环(PLL)合成本事，从时钟设施接口获得需要发送的时钟脉冲，并阐明设施时钟接口的安排，获得不同的发送时钟值。
在PMA发送子层需进行NRZI（Non Return to Zero Inverter）编码，这是一种两电平的单极性（O和V）编码。用两电平之间的跃变暗示数据“1”，无跃变暗示“0”。在这里NRZI编码为将数据变换成MLT-3编码作了准备。具体实举例图6所示。
图片
图6 NRZI和MLT-3编码波形实例
5.2 PMA接纳子层
PMA接纳子层主要完成底下两个功能：
(1) NRZI译码(NRZI Decoding/10Mbit/s无用): 行将从PMD子层接纳的串行bit流进行NRZI译码，并将其变换成单极性的二进进PCS子层。
(2)接纳时钟回话(Receive Clock Recovery): 即接纳时钟回话是由PLL完成的，此PLL锁定于从PMD子层接纳条串行数据流上。PLL自动同步于串行数据流并从中索求时钟，临了将回话时钟和NRZI译码后的数据流送到PCS子层。
当PMA接纳子层莫得检出任何接纳信号时，PMA欺骗发送时钟算作PLL的参考设施时钟。在100Base-TX信号情况下，回话出25MHz的时钟。而在10Base-T信号常常钟信号则是2.5MHz。
PMA接纳子层的链路监视功能(Link Monitoring Function)不错来监视接纳时钟PLL。若接纳时钟PLL莫得拿获锁定的串行数据流，则产生一个误差信号。在一般情况下，PMA链路监视功能块是连气儿统计与其贯串的链路景色。若莫得检出接纳信号能够PLL误帧，则宣告接纳通说念误差。
6、物理介质相干子层(PMD)
这里主要先容100Base-TX速度下的双绞线对物理介质相干天的子层(TP-PMD：Twisted-Pair Physical Media Dependent)。按照ISO/IEC IEEE的设施，100Base-TX TP-PMD具有对数据流扰码、解忧码、三电平、多跃变沿MLT-3编译码功能及对接纳信号进行直流回话和自血压计匀衡。
6.1 数据流的扰码器/解扰器
在常常情况下，数字传输系统的鲁棒性(Robustness)依赖于数字信号源的统计特色。举例，接纳时钟是从接纳数据索求得来的，长串“0”和“1”可能引起同步的丢失。为了使定时回话电路处于同步景色，数据信号必须包含鼓胀的跃变沿。
IEEE 802.3u合同允许出现一些重迭的数据图形，这些重迭的数据图形在知道信号的功率频谱密度分散中出现能量峰值，其不连气儿的频谱重量是无益的，必须将其遏制掉。欺骗扰码(Scrambling)本事膨大这些图形从而遏制掉这些不连气儿峰值重量达20dB~25dB。这是因为在一定周期时辰内信号数据的立时性使得数据信号有均匀功率输出。这么，峰值能量被甩掉，从而改善了发送性能。
在发端TP-PMD子层对4B/5B编码信号进行扰码。扰码器(Scrambler)将肤浅的NRZ bit流欺骗键控、模2加的体式产生一个被扰码的数据流。其职责经过是：一个11bit的线性响应移位寄存器(LFSR: Linear Feedback Shift Register)的输入是第11bit和第9bit的模2加(Exclusive-OR)，移位寄存器中至少包含有一个非零bit，其产生的伪立时序列不错与需要扰码的信号相加，临了获得已扰码的信号（10Mbit/s无用扰码）。
解扰器(Descrambler)的作用是将被扰码的数据进行解扰，回话成原NRZI数据信号。在数据解扰前，应最初达成解扰器同步，一朝修复了解扰器同步，在给定的时间内，惟一检出鼓胀扰码空载图形“1”的个数，即在1ms时辰内至少应检出25个连气儿解扰空信号“1”，就能保合手同步景色。若在1ms时辰内莫得检出25个连气儿解扰空信号“1”，则解扰将失步，而需要从头修复同步经过。
6.2 100Base-TX MLT-3编码器/译码器
MLT-3知道编码(MLT-3 Line Code)用于使用电缆介质的快速以太网。MLT-3是一种三电平双极性编码(+V、0和-V)，用两电平之间的跃变沿来暗示“1”，而无跃变沿暗示“0”。这里，MLT-3的最高基频是NRZI的一半。使用MLT-3编码可使高频频谱能量移向低于30MHz的边际区。与NRZI比拟，MLT-3编码90%以上的频谱能量在40MHz以下，而NRZI则在70MHz以下。这么，在调换数据率下，不条目有更高带宽的传输介质。
MLT-3编码器将从扰码器来的NRZI扰码信号(NRZ)变换为三电平MLT-3编码信号；MLT-3译码器则作反变换恢回话NRZI扰码信号。在这里从中索求了时钟，并欺骗此时钟进行译码。
6.3 直流回话(DC Restoration)
在100Base-TX数据流的扰码和MLT-3的编码中，可能存在一定长度的连“1”或连“0”序列，使得数据流中产生直流重量，变压器的隔直也会引起信号“基线”的漂移，即“基线”信号从其正常额定直流值出动或漂移，而不利于接纳机关于噪声的遏制特色，因此需要回话信号原直流重量。
6.4 自适当平衡器(Adaptive Equalizer)
当数据在电缆中传输时，由于色散特色，将会导致信号失真和码间侵犯(ISI: Inter Symbol Interference)，因此在接纳机中必需遴选措施将进来的失真和码间侵犯信号回话成原信号。失真实产生依赖于信号的频谱和介质环路的长度。由于在宽敞情况下，双绞线对(TP)端口的特色是未知的，何况每个端口条目平衡的特色也不调换，因此，在TP-PMD设施中，建议了使用自适当平衡器恢回话信号的条目，以保证对接纳信号进行恰当的抵偿。自动平衡的体式之一是监视接纳信号的能量，用以详情传输介质的长度，并据此拯救平衡器的性能。因为，接纳信号的幅度与传输的缆长是成正比的，是以若信号电平缩短，则会增多平衡的总量，而便于抵偿信号在知道中的亏欠。
6.5 双绞线对辐射机
一般的双绞线对辐射机(Twittered-Pair Transmitter)编码器、波形发生器以及传输介质知道驱动器所构成。波形发生器接纳MLT-3编码波形，并使用一个电流源交换阵列来截止输出信号高涨/下落沿的时辰和信号的幅度电平。为了平滑此电流型信号输出和恐慌高频重量，需通过一个低通滤波器，使发送的输出波形赋闲筹划脉冲样板的设施。电流驱动型差动驱动器将平滑后适应条目的波形变换为不错驱动10m、100欧姆的5类非屏蔽双绞线电缆或100m、150欧姆屏蔽双绞线电缆的电流输出。临了与传输介质的接口是一个防止变压器。
6.6 双绞线对接射机
一般双绞线对接纳机被制作成通用模块，通过一个防止变压器与传输介质贯串。从双绞线对(TP)输入的信号最初投入自适当平衡器，在这里关于缆的低通特色进行抵偿，接着投入“基线漂移创新电路”回话由变压器隔去的波形直流重量。比拟器将平衡后的信号变换回原数字电平供“镇噪电路(Squelch Circuit)”使用。MLT-3译码器接纳从比拟器来的三电平MLT-3信号何况将其变换为老例数字数据，用往返话时钟和数据。其全经过如图7 所示。
6.7 自动极性创新与防止变压器
一般的100Base-TX莫得极性问题，关联词自动协商(FLP)关于极性是比拟智谋的。自动极性创新(Auto Polarity Correction)功能主如若应用于10Base-T职责式样，常常欺骗法式链路脉冲(NLP: Normal Link Pulses)磨砺信号极性，从而创新反向的信号极性。
ISO/IEC8802-3、IEEE802.3设施条目要通过防止变压器(Isolation Transformer)与电缆传输介质贯串。而典型的磁性器件模块包含两个防止变压器，一个用于双绞线对辐射机，另一个用于接纳机。通过这两个防止变压器与传输介质物理防止和交流耦合。
图片
7 自动协商子层(AUTONEG)
7.1 自动协商子层功能
自动协商子层(AN: Auto-Negotiation Sublayer)常常有以下功能：
（1）详情在链路段介质或电缆贯串的另一端开辟所具有的智商；
（2）告示远端链路开辟中上述智商；
（3）与链路远端开辟交换互相表征本事智商的数据参数，何况与远端链路开辟修复合同，自动取舍共有的最高性能职责花样。包括职责速度(10/100/1000Mbit/s)、传输介质和半/全双工花样。
自动协商功能是在修复链路两头开辟中取舍共有的最高性能职责的花样，其算法和链路完好性算法的区别在于：设施链路完好性算法仅用于修复斗争远端开辟的活动链路，而自动协商算法例是在取舍两头共有的最高性能后，还要修复斗争远端开辟的激活链路。
7.2 自动协商子层的启动
在以下事件之一发生时，需启动自动协商功能算法：
（1）开辟选通自动协商功能；
（2）开辟投入链路故障(Fail)景色；
（3）自动协商复位。
在ISO/IEC 8802-3设施的附录28B中，列出了千般本事的优先权礼貌，如下所示：
（1）100Base-TX全双工（最高优先权）；
（2）100Base-T4；
（3）100Base-TX半双工；
（4）10Baed-T全双工；
（5）10Base-T半双工（最低优先权）。
一般地说，自动协商实施的经过要小于500ms，这与对端完成自动协商链路的智商无关。自动协商经过的监视器不错监视自动协商经过和链路是否修复。
归来
PHY物理层器件应赋闲CSMA/CD以太网ISO/IEC 8802-3的设施条目。前边别离能干式样了MII接口、物理编码子层(PCS)、物理介质贯串子层(PMA)、物理介质相干子层(PMD)以及自动协商(Auto-Negotiation)功能和旨趣。现将各部分功能空洞于表4之中，以进行比拟。
表4 以太网物理层PHY芯片功能表
MII
PCS
PMA
TP-PMD
AUTONEG
MDI
接MAC/PHY端口；接STA/PHY握住端口
4B/5B编译码
（100Mbit/s）;
碰撞检测；
串并编削；
Manchester编译码（10Mbit/s）;
MAC/Repeater接口截止
链路监测；
载波监测；
NRZI/NRZ编译码（100Mbit/s）;
时钟合成/回话
扰码/解扰（100Mbit/s）;
NRZI/MLT-3编译码（100Mbit/s）;
直流回话；
自动极性创新；
发送/接纳变压器防止
NLP链路完好性（主要用于10Mbit/s）;
FLP自动协商
与传输介质相接
着手：硬件电子工程师
温馨教导：开云kaiyun.com
本站仅提供存储作事，统统内容均由用户发布，如发现存害或侵权内容，请点击举报。